Логические основы
<<  Содержание и объём понятия Что такое триггер  >>
Логический конструктор
Логический конструктор
Триггер
Триггер
Работа триггера
Работа триггера
Работа с текстом
Работа с текстом
Схемы
Схемы
Селектор
Селектор
Датчик случайных чисел
Датчик случайных чисел
Логическая схема
Логическая схема
Логическая схема одноразрядного двоичного сумматора
Логическая схема одноразрядного двоичного сумматора
Условное обозначение
Условное обозначение
Таблица истинности
Таблица истинности
Реализация схемы
Реализация схемы
Многоразрядный двоичный сумматор
Многоразрядный двоичный сумматор
Сумматор
Сумматор
Действие счетчика
Действие счетчика
Каскад из 3-х счетчиков
Каскад из 3-х счетчиков
Работа 8-ми разрядного элемента памяти
Работа 8-ми разрядного элемента памяти
Случайное изображение
Случайное изображение
Презентация «Логические схемы компьютера». Размер 538 КБ. Автор: Server_3.

Загрузка...

Логические схемы компьютера

содержание презентации «Логические схемы компьютера.ppt»
СлайдТекст
1 Логический конструктор

Логический конструктор

Логический конструктор “MMLogic” (продолжение). Программа для моделирования логических и физических элементов компьютера. © Глезденев В.И. учитель информатики выс. квал. кат.

2 Триггер

Триггер

Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю. Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х 210 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.

3 Работа триггера

Работа триггера

Работа триггера. Данные схемы реализовать в программе MMLogic. Если данная схема не работает с узлами, то попробуйте сделать ее без узлов.

4 Работа с текстом

Работа с текстом

Работа с текстом. Для того, чтобы работал селектор с текстовым файлом, необходимо: а) набрать текст (желательно 16 строк 0-15) и его сохранить; б) установить текстовое окно, ПКМ – Properties: Multiple и связь с файлом (Browse…) в) установить соответствующую связь, при щелчке мышкой по селектору будет отображаться строка, показывающая стрелкой. Данные схемы реализовать в программе MMLogic.

5 Схемы

Схемы

АЛУ в действии. Данные схемы реализовать в программе MMLogic.

6 Селектор

Селектор

Селектор, изображение, клавиатура и дисплей. Настройка элемента изображение на семейство рисунков осуществляется в свойствах (properties), аналогично тексту. Связь установить с рисунком SLOT0. Рисунки взять на сервере: логика – MMLogic - Pic_Logic и скопировать себе в папку (все от 0 до 15). Данные схемы реализовать в программе MMLogic.

7 Датчик случайных чисел

Датчик случайных чисел

Датчик случайных чисел. Случайное изображение. Данные схемы реализовать в программе MMLogic.

8 Логическая схема

Логическая схема

Логическая схема одноразрядного двоичного сумматора на два входа (полусумматор).

9 Логическая схема одноразрядного двоичного сумматора

Логическая схема одноразрядного двоичного сумматора

Логическая схема одноразрядного двоичного сумматора на 2 входа (полуссуматор). Таблица истинности: A. B. S. P. 0. 0. 0. 0. 0. 1. 1. 0. 1. 0. 1. 0. 1. 1. 0. 1. Данную схему реализовать в программе MMLogic.

10 Условное обозначение

Условное обозначение

Условное обозначение одноразрядного двоичного сумматора на три входа. Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах компьютера.

11 Таблица истинности

Таблица истинности

Таблица истинности: Логические схемы одноразрядного двоичного сумматора на 3 входа. A. B. C. S. P. 0. 0. 0. 0. 0. 0. 0. 1. 1. 0. 0. 1. 0. 1. 0. 0. 1. 1. 0. 1. 1. 0. 0. 1. 0. 1. 0. 1. 0. 1. 1. 1. 0. 0. 1. 1. 1. 1. 1. 1.

12 Реализация схемы

Реализация схемы

Логические схемы одноразрядного двоичного сумматора на 3 входа. Реализация схемы б) в MMLogic. Схему в) реализовать самостоятельно.

13 Многоразрядный двоичный сумматор

Многоразрядный двоичный сумматор

Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров. Схема вычисления суммы C = (с3 c2 c1 c0) двух двоичных трехразрядных чисел A = (a2 a1 a0) и B = (b2 b1 b0) имеет вид: Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

14 Сумматор

Сумматор

Таблица истинности: (Рассмотрены не все варианты). Сумматор двух трехбитных числа: А (а0, а1, а2) и В (b0, b1, b2): первым идет сумматор на 2 входа, все остальные - на 3 входа: a2. a1. a0. b2. b1. b0. c3. c2. c1. c0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 1. 0. 0. 1. 0. 0. 1. 0. 0. 1. 0. 0. 1. 0. 0. 1. 0. 0. 1. 0. 0. 1. 1. 1. 1. 1. 1. 1. 1. 1. 0. Данную схему реализовать в программе MMLogic самостоятельно.

15 Действие счетчика

Действие счетчика

Действие счетчика на 4 бита. Данные схемы реализовать в программе MMLogic.

16 Каскад из 3-х счетчиков

Каскад из 3-х счетчиков

Каскад из 3-х счетчиков на 4 бита. Данные схемы реализовать в программе MMLogic.

17 Работа 8-ми разрядного элемента памяти

Работа 8-ми разрядного элемента памяти

Работа 8-ми разрядного элемента памяти. Внимание! Данную схему можно не собирать.

18 Случайное изображение

Случайное изображение

Постоянно меняющееся случайное изображение. Каскад счетчиков служит замедлителем смены рисунка. Данные схемы реализовать в программе MMLogic.

«Логические схемы компьютера»
Сайт

5informatika.net

115 тем
5informatika.net > Логические основы > Логические схемы компьютера.ppt